DSD/I2Sインターフェース～aitlaboブログ（１／２４）

昨日の記事です。

～～～～～～～

DSD信号を当方DACに接続する場合、信号源としてはSACDPとDDCがありますが、DSDインターフェースはS/PDIFの様な標準規格がありませんので送り側に合わせてDAC側が対応しなければなりません。

一方DSDに必要な信号はI2Sと同じ信号数が３～４系統ですので共用可能です。

DSDの場合BCK,mclk,Ldata,RdataI2S(=PCM)の場合BCK,mclk,LRCK,Sdata となります。

BCKはdataのタイミングクロックです。

mclkはBCKの整数倍周波数のマスタークロックです、必須信号ではありませんが、当方DACはmclkを使用してジッター抑圧していますので必須信号です。

これを組み合わせBCKとmclkは同一線とするのが一般的ですが、DSD_LdataとI2S_LRCK、DSD_RdataとI2S_LRCKの組み合わせが２種存在しています。

さらにmclkの周波数も11.2896/12.288MHz、16.9344/18.432MHz、22.5792/24.576MHz、90.3168/98.304MHzがあるようです。

これらに対応するため、今までは組み合わせに応じてFPGAを変更していました。

最新のFPGAではDSDとI2S判定を含め、上記信号も自動検出、切り替えするようにしましたので、DSD時のLdata、Rdataを正しく配線、設定すればI2Sとの組み合わせは考慮する必要が無くなりました。

基板のDSD/I2S入力はisolator付き２系統、S/PDIFは同軸×２、光×２となりす。

～～～～～～

ドンドン進化していますね。

↑は最新の基板での話のことでしょうから我が家での同軸×１、光×１を同軸×１、光×２乃至は光×２に変更するのは難しいのでしょうね。

ここのところのアナ・デジ比較試聴で一応我が家の将来像が見えて来ましたのでもっとシンプルに現状の基板のまま光×２に変更出来ればＣＤＰだけの可能性で気分を変えて楽しめるかも知れないと目論んでいます（同軸は不要）。

その節は宜しくお願いしますm(_ _)m。