SRCとジッターについて～AIT ＬＡＢＯの記事

８／２６付のブログに下記の記事がアップされていました。

～～～～～～～～～～～

DACの音質の劣化要因としてジッターが注目されていますが、それの対応策について私見を述べたいと思います。

S/PDIF接続時は原理的に音源に依存したジッターが発生します、またI2S接続時は原理的には発生しませんが電源、Xtalk等によってジッターが発生します。

ジッター抑圧方法として以下を比較します。

1　PLLを用いたジッタークリーナー方式　

2　ESS社方式

3 dara rate(Sampling Rate) Convertor方式

4 AIT方式

１　PLLを用いたジッタークリーナー方式

最も容易に構成できるが、アナログ素子で設計した場合抑圧量が不十分なため音質改善効果は少ない。

また位相比較器の特性、再生clockのフリーランC/Nで抑圧量が制限される。　

２ESS社方式

理論的には１と同様と思われる。

ただしDPLLを採用しているので、音質改善に必要な十分なジッター抑圧量になるようBWを可変(LOWEST)できる。

LOWESTに相当する定数(fn=0.01Hz程度)はアナログ素子では実現不可能。AITDACのPC(=PLL)モード時のfnは2Hz程度

3 dara rate(sampling rate) convertor方式

AD1896、SRC4192、AK4137に用いられている。

clock周波数を変えるのではなく、異なったsampling周波数でも入力信号と同じになるようデジタルフィルターで変換しdataを出力する。

つまり入力にジッターがある場合ジッターを含んで変換するので音質改善は少ない。測定用Jtest信号で見かけ上改善するがスペクトラムの裾が広がり改善が少ないことを示す。

デジタルフィルターの係数検出は周波数比としているため、入出力clock周波数整数倍の差が少なくジッターがない場合は正しく変換される。

4 AIT方式

FiFO方式(フリーランでは無く制御された)であるため基本的にはジッター抑圧効果は大きい。

一般にはこの方式は入出力の時間差が大きくなる(数秒)ため映像音声同時鑑賞には適しないがAITは最大50ms程度であるので支障なく鑑賞できる。

また3MODE VCXOを採用しているのでジッタークリーナー方式と同様な動作も可能。

ES9038PRO/K2M使用DACでは、標準動作をNBW(DPLL=>OFF)としDSD1024でも動作可能になっている。

ジッター抑圧をFPGAで行っているのでES9038PRO/S/K2Mに限らず他DACチップでもジッター抑圧機能は不要となっている。

５まとめ

簡易な言い方をすれば１，２，４のデジタルデータ出力は変わりませんが３はデジタルデータが変化して出力されます。

つまり３を用いてES9038PRO等に入力しても変化したデジタルデータの音になります。

～～～～～～～～～～～

私はAIT　DACを使用してその後にFN1242Aチップを使ったＤＡＣを利用していますが、確かにFN1242Aチップを使ったＤＡＣはジッタークリーナー方式である為ジッター抑圧効果は少ないと思う。

ただしその音味に魅了されたので現用している。

願わくばこのＤＡＣにAIT方式のジッター抑圧方式を組み合わせることが出来れば最高かなと勝手に思っています。

何れにせよ、ＡＫＭ社製のチップ搭載のＣＤＰ等には全く興味はない。